

## السيرة الذاتية\_ أ.م. د صلاح حسن ابراهيم



### أولاً: معلومات شخصية:

- اللقب العلمي : استاذ مساعد
- الشهادة : دكتوراه
- محل و تاريخ الولادة: 05-09-1965 ديالى – العراق
- معامل هيرتس (h index): 5 اعتمادا على بيانات الباحث العلمي
- الجنسية : عراقي
- الحالة الزوجية : متزوج.
- البريد الالكتروني : [salahalkurwy@uodiyala.edu.iq](mailto:salahalkurwy@uodiyala.edu.iq)
- عنوان العمل : كلية الهندسة – جامعة ديالى – بعقوبة – محافظة ديالى – العراق.

### ثانياً: المؤهلات العلمية:

- شهادة الدكتوراة – 2015- قسم الهندسة الالكترونية – كلية الهندسة و البناء البيئي – الجامعة الوطنية الماليزية UKM ماليزيا.
- شهادة الماجستير – 1989- قسم الهندسة الالكترونية – كلية الهندسة-جامعة بغداد-- صربيا.
- شهادة البكالوريوس – 1986 - قسم الهندسة الكهربائية : الاكاديمية الهندسية / سرايفو/ جمهورية البوسنة والهرسك.

### ثالثاً: الدورات التدريبية والعضوية :

- دورة طرائق التدريس و سلامة اللغة – 2006 – كلية التربية – جامعة ديالى.
- دورة الحاسوب – 2016 – مركز الحاسبة الالكترونية – جامعة ديالى.
- عضو نقابة المهندسين العراقيين منذ العام 1990.

### رابعاً: اللغات المتقنة:

- العربية – اللغة الام.
- الانكليزية – بشكل جيد جدا.
- الصربية – بشكل جيد جدا.

خامسا: التاريخ الوظيفي و المناصب الادارية:

- رئيس قسم الهندسة الإلكترونية منذ 2020/ 11/09 ولحد الان
- عضو مجلس كلية الهندسة منذ 2020/ 11/09 ولحد الان
- عضو اللجنة العلمية - كلية الهندسة - قسم الهندسة الالكترونية - جامعة ديالى لعام 2016/2015 ولحد الان
- عضو اللجنة الامتحانية - كلية الهندسة - قسم الهندسة الالكترونية- جامعة ديالى لعدة سنوات.

سادسا: البحوث المنشورة

البحوث العلمية المنشورة في مجلات عالمية مختلفة و حسب الجدول ادناه:

| ت  | اسم البحث   | اسم المجلة  | دار النشر    | ISSN                      |
|----|---|---|--------------|---------------------------|
| 1  | Hardware Implementation of 32-Bit High-Speed Direct Digital Frequency Synthesizer”,                 | Scientific World Journal  | Hindawi      | 10.1155/2014/131568       |
| 2  | 12-Bit High Speed Direct Digital Frequency Synthesizer Based On Pipelining Phase Accumulator Design | Journal of Asian Scientific Research                              | AESS         | 2(11):667-672             |
| 3  | High Speed Direct Digital Frequency Synthesizer Using a New Phase accumulator                       | Australian Journal of Basic and Applied Sciences                  |              | 393-397 (11) 5            |
| 4  | Implementation of 32-bit High Speed Phase Accumulator For Direct Digital Frequency Synthesizer      | Asian Journal of Scientific Research                              |              | 10.3923/ajsr.2014.118.124 |
| 5  | A low power memoryless ROM design architecture for a direct digital frequency synthesizer           | Turkish Journal of Electrical Engineering & Computer Sciences     | TUBITAK      | 25 (5), 4023-4032         |
| 6  | Design of a high-performance multiplier based on multiplexer  | International Journal of Engineering & Technology                 | IAES         | 7 (4), 4182-4185          |
| 7  | FPGA Implementation of FIR Filter Design Based on Novel Vedic Multiplier                            | International Review on Modelling and Simulations                 | Worthy Prize | 12 (2), 66                |
| 9  | A novel approach of multiplier design based on BCD decoder  | Indonesian Journal of Electrical Engineering and Computer Science | IAES         | 14 (1), 38                |
| 10 | An area efficient memory-less ROM design architecture for direct digital frequency synthesizer      | International Journal of Electrical and Computer Engineering      | IAES         | 11 (1), 257               |
| 11 | Design and Implementation of Parallel Multiplier Using Two Split Circuits                           | Przegląd Elektrotechniczny  |              | 07 (04), 19 - 22          |
| 12 | A novel pipelined carry adder design based on half adder  | Indonesian Journal of Electrical Engineering and Computer Science | IAES         | ISSN: 2502-4752           |

سابعاً: المؤتمرات العلمية:

المشاركة في العديد من المؤتمرات:

| No | اسم المؤتمر  | عنوان البحث   | جهة النشر |
|----|--|---|-----------|
| 1  | IEEE-ICSE2014 Proc. 2014, Kuala Lumpur, Malaysia,  | Implementation of Low Power Compressed ROM for Direct Digital Frequency Synthesizer                         | IEEE      |
| 2  | IEEE- ICSE2012 Proc. 2012, Kuala Lumpur, Malaysia  | High Speed Direct Digital Frequency Synthesizer with Pipelining Phase Accumulator Based on Brent-Kung Adder | IEEE      |
| 3  | International Synopsis on Instrumentation & Measurement, Sensor Network and Automation ( IMSNA), China; 2012 | Design A 24-Bits Pipeline Phase Accumulator For Direct Digital Frequency Synthesizer                        | IEEE      |

ثامناً : الكتب المؤلفة

| No | عنوان الكتاب والناشر  | ISBN              |
|----|---|-------------------|
| 1  | <i>A Novel ROM Design for High Speed DDFS</i> , LAMBERT Academic Publishing, Germany, 2014. | 978-3-659-56639-4 |

تاسعاً: المزيد من المعلومات عن النشاط العلمي يمكن ايجادها على روابط التواصل العلمي :Research Gate <https://www.researchgate.net/home>.Acadimeca.edu <https://uodiyala.academia.edu/SalahAlkurwy>Google Scholar <https://scholar.google.com/citations?user=c2eG3JMAAAAJ>

ORCID ID

[orcid.org/0000-0002-4495-0046](https://orcid.org/0000-0002-4495-0046)Publons <https://publons.com/author/1218822/salah-alkurwy#profile>